Stage ingénieur : Architecture avancée de récepteur pour les communications sans fil à très haut débit de données (F/H)

Description de l’entreprise

NXP Semiconductors permet des connexions sécurisées et développe les infrastructures d’un monde plus intelligent, en proposant des solutions qui rendent la vie plus simple, meilleure et plus sûre. Leader mondial des solutions de connectivité sécurisée pour les applications embarquées, NXP stimule l’innovation dans les domaines des véhicules connectés sécurisés, de la sécurité et de la confidentialité de bout en bout, ainsi que des solutions intelligentes connectées.

Description de la Business Unit

La ligne de produits Smart Front-End & Interfaces de NXP développe des produits avancés basés sur les technologies millimétriques (millimeter-wave). Cette activité vise à faire le lien entre les interfaces filaires à très haut débit et les technologies sans fil millimétriques afin de proposer des solutions innovantes pour les marchés grand public, informatique et industriel.

Atteindre des débits de données ultra-élevés tout en maintenant une faible consommation d’énergie, une sensibilité suffisante et un fonctionnement robuste représente un défi majeur au niveau de l’architecture et de la conception des circuits. Relever ces défis offre l’opportunité d’explorer de nouveaux concepts de communication et de contribuer au développement des futures solutions sans fil intégrées.

Vos missions

Dans le cadre de ce stage, vous serez amené(e) à :

• Analyser les architectures de communication existantes et identifier leurs principales limites aux débits de plusieurs Gbit/s.
• Étudier des architectures de récepteur innovantes offrant une meilleure sensibilité, robustesse et efficacité énergétique.
• Développer des modèles comportementaux ou des modèles système afin d’évaluer les concepts proposés.
• Traduire l’architecture retenue en spécifications au niveau circuit.
• Concevoir l’architecture de circuit sélectionnée au niveau schématique et évaluer ses performances à travers des simulations transistorisées à l’aide d’outils de conception de circuits intégrés reconnus dans l’industrie.
• Comparer la solution proposée aux architectures de référence pertinentes.
• Documenter les résultats obtenus et formuler des recommandations pour les recherches futures ainsi que pour une éventuelle implémentation sur silicium.

Résultats attendus

• Modélisation au niveau système et étude de faisabilité au niveau circuit.
• Conception schématique et simulation transistorisée des principaux blocs de circuits sélectionnés.
• Comparaison des performances avec des architectures de référence ou des objectifs de conception définis.
• Rédaction d’un rapport technique, d’une documentation de conception et de recommandations pour les développements futurs.
• Selon les résultats obtenus et les intérêts mutuels, possibilité de poursuivre via un mémoire de fin d’études, un doctorat (PhD) ou un poste permanent en R&D.

Votre profil

Niveau d’études : Dernière année d’école d’ingénieurs en électronique.

Compétences requises :

• Bonne maîtrise des domaines de conception analogique et RF, des architectures de réception et des technologies MOS.
• Connaissance des outils Cadence, Virtuoso et Maestro.
• Maîtrise de l’anglais à l’oral comme à l’écrit.
• Faire preuve d’enthousiasme et d’une forte capacité d’apprentissage.