You apply directly with the employer. We never charge applicants.
Pay not published. Too few similar jobs show pay for a fair estimate.
Lieu : Gennevilliers, France
Thales est un leader mondial des hautes technologies spécialisé dans trois secteurs d’activité : Défense & Sécurité, Aéronautique & Spatial, et Cyber & Digital. Il développe des produits et solutions qui contribuent à un monde plus sûr, plus respectueux de l’environnement et plus inclusif. Le Groupe investit près de 4,5 milliards d’euros par an en Recherche & Développement, notamment dans des domaines clés de l’innovation tels que l’IA, la cybersécurité, le quantique, les technologies du cloud et la 6G. Thales compte près de 85 000 collaborateurs dans 65 pays.
Notre savoir-faire technologique
Notre attention portée à l’équilibre des collaborateurs
Un environnement inclusif et bienveillant
Un engagement sociétal et environnemental reconnu (Thales Solidarity, indice CAC 40 ESG…)
Au sein du service System-On-Chip, vous étudierez l’architecture d’un modem complexe utilisée dans les produits de Thales SIX. L’enjeu sera de proposer un découpage matériel en modules (type chiplets), en intégrant l’IP d’interconnexion UCIe, afin d’aboutir à une architecture pensée pour la conception de SIP.
La solution cible fera l’objet, dans un premier temps, d’un prototypage sur FPGA, afin de valider la faisabilité technique et d’itérer rapidement.
L’objectif du stage est d’apprendre et de mettre en pratique une démarche partitionnable, réutilisable et orientée “coût”, en évaluant notamment l’impact du partitionnement sur les ressources matérielles, les performances et la complexité d’intégration. Vous chiffrerez ce que ce découpage coûte et rapporte, et vos conclusions alimenteront les choix d'architecture de l'équipe.
- Avec l’appui d’ingénieurs spécialisés en conception ASIC/FPGA, vous travaillerez sur une architecture de modem partitionnée en chiplets, structurée via les dernières briques d’interconnexion UCIe.
- Vous chercherez ensuite le meilleur compromis entre performance, réutilisabilité et coût (ressources matérielles, complexité d’intégration et effort de développement), afin de rendre la trajectoire vers l’ASIC réaliste.
- Enfin, vous validerez vos choix au travers d’un prototypage FPGA, avec une démarche d’évaluation et de consolidation des résultats pour transformer votre partitionnement en une base solide pour l’industrialisation.
En dernière année de formation ingénieur dans le domaine de l’électronique et micro-électronique, vous êtes à la recherche d’un stage de 6 mois pour terminer votre cursus.
Vous avez envie de vous confronter aux challenges de la réalisation d’un système complexe.
Vous avez des connaissances du langage de description matériel VHDL, Verilog ou SystemVerilog ?
Vous comprenez le flow de développement d'un ASIC et/ou FPGA (simulation, synthèse, Placement/Routage) ?
En petit plus vous avez des des connaissances sur les architectures SoC/modulaires et sur les mécanismes d’interconnexion ?
Et une expérience sur la mise en œuvre d’une stratégie de test (testbench, validation fonctionnelle, non‑régression) ?
On reconnait chez vous une autonomie sur les sujets complexes et la capacité de gérer ses tâches efficacement au quotidien ?
Une curiosité pour les architectures ASIC/FPGA et l’univers micro‑électronique ?
Un bon relationnel et une capacité à travailler avec les autres ?
Vous êtes force de proposition, une capacité à imaginer et défendre des solutions nouvelles ?
Vous vous reconnaissez ? Alors vous avez de bons atouts pour vous épanouir au sein de notre équipe.